ID do artigo: 000076799 Tipo de conteúdo: Solução de problemas Última revisão: 15/03/2019

Por que vejo falha de leitura, gravação e exclusão da operação ao usar o OSC_CLK_1 para Intel® Stratix® 10 dispositivos no flash Macronix?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você verá a falha de operação de leitura, gravação e exclusão quando o design atual for executado no FPGA usando OSC_CLK_1, pois a fonte do clock de configuração no flash Marconix é maior que 128 Mb.

Resolução

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 18.1.1.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC
Dispositivos de configuração de FPGA Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.