Você verá a falha de operação de leitura, gravação e exclusão quando o design atual for executado no FPGA usando OSC_CLK_1, pois a fonte do clock de configuração no flash Marconix é maior que 128 Mb.
Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 18.1.1.