ID do artigo: 000076806 Tipo de conteúdo: Mensagens de erro Última revisão: 25/03/2013

Aviso crítico: os caminhos de registro para registro entre diferentes domínios de clock não são recomendados se um dos clocks for do canal receptor GXB.

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O aviso crítico é produzido no software Quartus® II para alertar contra possíveis metásticas quando os dados cruzam os domínios do clock e um dos clocks é gerado a partir de um transceptor configurado como um receptor.

Para remover o aviso e cruzar com segurança os domínios do clock, você pode usar os seguintes métodos.

  • Os dados síncronos para o receptor que podem mudar em cada ciclo devem cruzar os domínios do clock usando um FIFO com clock duplo.
  • Os sinais de status podem cruzar os domínios do clock com cadeias de registro de sincronização. Quando sincronizado corretamente, você pode adicionar uma restrição de TimeQuest® que corta o caminho entre os registros clocked por diferentes fontes.
Você pode ler mais sobre a instabilidade no Gerenciando a meta instabilidade com o software Quartus II capítulo do Manual do Software Quartus II.

Produtos relacionados

Este artigo aplica-se a 17 produtos

FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Stratix® V GT
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Stratix® IV GX
FPGA Arria® II GZ
FPGA Arria® II GX
FPGA Stratix® IV GT
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® IV GX
FPGA Cyclone® V GX

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.