ID do artigo: 000076807 Tipo de conteúdo: Solução de problemas Última revisão: 10/05/2013

offset_cancellation_reset sinal não é sincronizado para reconfig_clk no compilador IP para o design de exemplo de DMA de cadeia PCI Express Stratix IV

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O offset_cancellation_reset sinal no Stratix Iv chaining DMA exemplo de design para o compilador IP para PCI Express está sincronizado com as alterações no reconfig_clk_locked sinal e não para o reconfig_clk relógio. Como resultado, os SERDES pode, ocasionalmente, funcionar incorretamente.

Resolução

Este problema não tem solução.

Este problema será corrigido em uma versão futura do compilador de IP para exemplo de DMA de cadeia PCI Express.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® IV

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.