Devido a um problema nas versões de software Quartus® II 14.1.1 e anteriores, o arquivo de invólucro RTL para os sinais 3.0 x8 Intel® Arria® 10 FPGA Hard IP para PCI Express mapeia incorretamente apenas um único bit do nível inferior de dois bits de largura rx_st_sop, rx_st_eop, tx_st_sop e tx_st_eop quando habilitar vários pacotes por ciclo está definido.
Para resolver este problema, modifique o arquivo de wrapper RTL, o nome < variação>.v ou o nome <variação>.vhd, para exportar ambos os bits de sinal.