ID do artigo: 000076824 Tipo de conteúdo: Solução de problemas Última revisão: 20/07/2020

Por que o displayPort Intel® FPGA IP falha na saída de vídeo quando o campo Vtotal of Main Stream Attribute (MSA) tem largura superior a 13 bits?

Ambiente

    Intel® Quartus® Prime Standard Edition
    Intel® Quartus® Prime Pro Edition
    DisplayPort* Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema na versão 14.0 e posterior do software Intel® Quartus® Prime, a interface de recuperação de pixel clock DisplayPort Intel® FPGA IP Hsync e Vsync fica baixa quando a condição abaixo é atendida:

  • Resolução de vídeo com o campo Vtotal Main Stream Attribute (MSA) superior a 13 bits de largura ou 8191 em decimais.
Resolução

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 20.1 em diante.

Produtos relacionados

Este artigo aplica-se a 6 produtos

FPGA Intel® Cyclone® 10 GX
FPGAs Stratix® V
FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs Cyclone® V e FPGAs SoC
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Arria® V e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.