ID do artigo: 000076825 Tipo de conteúdo: Solução de problemas Última revisão: 07/10/2020

Ao usar o Intel® FPGA P-Tile Avalon streaming de IP para PCI* Express com uma frequência de clock de aplicação de 125 MHz, o analisador de sincronização informa que 250 MHz estão sendo usados?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Intel® Stratix® 10 Hard IP para PCI Express* Avalon-ST
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Devido a um problema em v20.3, a GUI para a Intel® FPGA P-Tile Avalon streaming de IP para PCI* Express, a GUI indica suporte para frequência de clock de aplicativos de 125 MHz em configurações capazes de Gen3 do IP. A frequência do clock do aplicativo de 125 MHz não é suportada, se o IP selecionado for gerado usando um clock de aplicativo de 250 MHz, nenhum aviso, erros ou mensagens informacionais serão vistos.

    Resolução

    Não existe solução alternativa para este problema no v20.3 do Intel® Quartus® Prime Pro Edition do software, pois 125 MHz não é suportado.

    Essas opções incorretas de 125 MHz foram corrigidas a partir da versão 20.4 do Intel® FPGA P-Tile Avalon streaming IP para PCI* Express IP.
     

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGAs e FPGAs SoC Intel® Agilex™ 7 série F
    FPGA Intel® Stratix® 10 DX

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.