ID do artigo: 000076828 Tipo de conteúdo: Solução de problemas Última revisão: 05/05/2021

Por que o "rg_overflow" afirma ao usar o 100G Interlaken Intel® FPGA IP nos dispositivos Intel® Arria®10?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Intel® FPGA IP 100G Interlaken IP-ILKN/100G
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a uma configuração de parâmetro padrão errada no Intel® FPGA IP interlaken de 100G nos dispositivos Intel® Arria® 10, o rg_overflow afirma quando você conecta rx_user_clk a um clock de 300 MHz, com taxa de dados de 12,5 Gbps.

Resolução

Para resolver este problema usando o software Intel® Quartus® Prime, modifique o nome do arquivo < instance>/synth/.v da seguinte forma:

Mudança de:

. FAMÍLIA ("Arria 10"),
. RXFIFO_ADDR_WIDTH (12),
. NUM_LANES (12),

Mude para:

. FAMÍLIA ("Arria 10"),
. RXFIFO_ADDR_WIDTH (13),
. NUM_LANES (12),

 

Se o IP for regenerado, as alterações de arquivo modificadas serão sobregravadas e devem ser editadas novamente.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 SX SoC
FPGA Intel® Arria® 10 GT

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.