ID do artigo: 000076831 Tipo de conteúdo: Solução de problemas Última revisão: 07/10/2020

Por que a® geração de exemplo de design de reconfiguração dinâmica Ethernet E-Tile 100G falha tanto para os dispositivos Intel Agilex 7 FPGA quanto para os dispositivos FPGA Intel® Stratix®10?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Ethernet de baixa latência de 100G Intel® FPGA IP para Arria® 10 e Stratix® V
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Devido a um problema com o software Intel® Quartus® Prime Pro Edition versão 20.1, o Hard IP de E-Tile para Ethernet 100G Dynamic Reconfiguration Design Generation falhará tanto para os dispositivos Intel Agilex® 7 FPGA quanto para os dispositivos Intel® Stratix®10 FPGA Ethernet.

     

     

    Resolução

    Não existe solução alternativa para este problema na versão 20.1 do software Intel® Quartus® Prime Pro Edition.

    Este problema foi corrigido na versão 20.2 do software Intel® Quartus® Prime Pro Edition.

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGA Intel® Stratix® 10 DX
    FPGAs e FPGAs SoC Intel® Agilex™ 7 série F
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.