Ao usar um controlador DDR4 de 10 Arria® de 10 trimestres, você pode encontrar o atraso do comando CAS_n para CAS_n para diferentes grupos bancários não atender à configuração do parâmetro tCCD_S no editor de parâmetros Arria 10 DDR4. Por exemplo, você pode definir tCCD_S como 4 no Editor de parâmetros, mas observar 8 ciclos na forma de onda de simulação e hardware. Isso resulta em lacunas entre transações de leitura ou gravação consecutivas e pode reduzir a eficiência da sua interface. Este atraso extra deve-se ao controlador atingir o número máximo de páginas que ele pode manter aberto de uma vez.
Habilite o "Controle de pré-carga automática" verificando a caixa na guia Controlador no editor de parâmetros Arria 10 DDR4, que permite que você feche manualmente páginas que não são mais necessárias. A agregação deste sinal precarrega o banco e libera espaço no controlador para aceitar novos comandos.