ID do artigo: 000076858 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Que capacitância de carga devo usar na análise de tempo de E/S dos dispositivos Stratix II e Cyclone II?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

As versões do software Quartus II lançadas antes da versão 4.1 usaram capacitância de carga predefinida não-zero para análise de tempo (por exemplo, uma carga de 10 pF para saída LVTTL). Esses valores de capacitação predefinidos não incluem possíveis cargas de placa e receptores, portanto, a análise de tempo foi menos precisa do que se o carregamento real foi especificado para o software Quartus II.

No software Quartus II versão 4.1, dispositivos Stratix II e Cyclone II usam novos modelos de sincronização com uma carga padrão de 0 pF para cada padrão de E/S, exceto PCI e PCI-X (ambos de 10 pF). O carregamento do pino de saída afeta apenas o tempo de saída (tCO) e não o desempenho de E/S. Simular o tempo de atraso da placa para o seu projeto, incluindo a estrutura da placa e cargas do receptor. Se você não desejar simular para sincronização, o software Quartus II versão 4.1 fornece adutores de atraso para cargas capacitivas diferentes em diferentes padrões de E/S. O carregamento de saída pode ser especificado no software Quartus II usando a opção lógica "Carregamento do Pino de Saída".

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® II

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.