ID do artigo: 000076861 Tipo de conteúdo: Solução de problemas Última revisão: 06/06/2016

Limitação da resolução horizontal para pixels em paralelo em núcleos IP de processamento de vídeo e imagem (VIP)

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Os núcleos IP de processamento de vídeo e imagem (VIP) que oferecem os pixels em paralelo o recurso tem uma limitação nas larguras de resolução suportadas. Os suportados larguras de resolução devem ser divididas de forma limpa pelo número de pixels em paralelo.

Para o núcleo IP de saída de vídeo com clock II, esta limitação inclui a porta frontal, porta traseira, e o comprimento de sincronização do período de branco horizontal para externos Sincroniza.

O barramento de vídeo Avalon streaming (Avalon-ST) não suporta "pixels vazios" locais". Como tal, todas as resoluções de vídeo são assumidas divisíveis por 4 (para 4 PIP) ou 2 (para 2 PIP).

Resolução

Não há solução alternativa para este problema.

Este problema é corrigido na versão 16.0 do IP de processamento de vídeo e imagem (VIP) Núcleos.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.