ID do artigo: 000076871 Tipo de conteúdo: Solução de problemas Última revisão: 05/05/2021

Por que há um clock não treinado relatado no flash on-chip Intel® FPGA IP no Intel® MAX® 10?

Ambiente

    Intel® Quartus® Prime Standard Edition
    Flash em chip Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Um clock sem restrições é relatado como mostrado abaixo ao usar o flash on-chip flash Intel® FPGA IP no Intel® MAX® 10:

altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_se_neg_reg

 

Resolução

Este caminho relatado sem restrições pode ser ignorado, pois este não é um clock.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® MAX® 10

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.