ID do artigo: 000076878 Tipo de conteúdo: Solução de problemas Última revisão: 09/10/2017

Por que a simulação falha ao usar o exemplo de projeto Interlaken?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Interlaken (2ª Geração) Intel® FPGA IP
    Interlaken
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no Núcleo IP Interlaken ( 2ª Geração), os rx_digitalreset e reset_stat continuam a ser alinhados ao usar o ambiente de simulação de modelsim ou ncsim. Como resultado, o sistema de simulação não pode entrar no status de bloqueio ou terminar com êxito.

Resolução

Este problema não existe ao usar o ambiente de simulação de VCS.

Este problema foi corrigido a partir da versão v17.1 do software Intel® Quartus® Prime.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.