ID do artigo: 000076880 Tipo de conteúdo: Solução de problemas Última revisão: 25/10/2017

Por que vejo erros de tempo de elaboração ao simular Intel Stratix 10 designs no Aldec Riviera-PRO 2017.02?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Simulação, depuração e verificação
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um bug no Aldec Riviera-PRO* 2017.02, você pode ver erros de tempo de elaboração semelhantes à linha abaixo ao simular Intel® Stratix® 10 designs.

# KERNEL: ERRO: os atributos do bit "cr_rlpbk_en" têm valores conflitantes ilegais

Resolução

Entre em contato com a Aldec para obter uma versão mais recente do Riviera-PRO com uma correção para este problema.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Intel® Stratix® 10 GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.