Ao sintetizar um design SystemVerilog no software Quartus® Prime Standard Edition, você pode ver uma mensagem de erro interna semelhante a esta:
Erro interno: subsistema: INFER, Arquivo: /quartus/synth/infer/infer_ram_inference.cpp, linha: 7403 !is_mixed_width()
Este problema está programado para ser corrigido em uma versão futura do software Quartus Prime.