ID do artigo: 000076926 Tipo de conteúdo: Documentação e informações do produto Última revisão: 19/03/2015

Como habilitar o Hard IP autônomo no meu design Arria V ou Cyclone V usando Quartus II versão 13.1 e anterior?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Para habilitar o Hard IP (HIP) autônomo em seu design Arria® V ou Cyclone® V usando o software Quartus® II versão 13.1 e anterior, siga as etapas de solução/correção abaixo:

Certifique-se de que seu dispositivo tenha uma revisão de dados capaz de hip autônomo.  Para obter detalhes, consulte a seção Configuração via Protocolo da planilha errata do seu dispositivo de destino no link a seguir.

http://www.altera.com/literature/lit-es.jsp

Resolução

Crie um arquivo quartus.ini que inclua as configurações abaixo no INI Arquivo. Este arquivo quartus.ini deve ser salvo no diretório do projeto quartus. Se você já tiver um arquivo quartus.ini, adicione as configurações abaixo.

PGMIO_ENABLE_AUTONOMOUS_HIP_MODE=ON
PGMIO_DISABLE_AV_CV_AUTONOMOUS=OFF

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 8 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Arria® V GT
FPGA SoC Cyclone® V ST
FPGA Cyclone® V GX
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V SX SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.