ID do artigo: 000076942 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que o sinal 10G Ethernet MAC avalon_st_tx_ready é desafirmado para pelo menos dois ciclos de clock para cada transmissão de pacotes?

Ambiente

    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O sinal avalon_st_tx_ready será desafirmado por pelo menos dois ciclos de clock para cada novo pacote recebido na interface de transmissão Avalon®-ST. Isso é necessário para que o MAC execute a seguinte funcionalidade:
• Insira o preâmbulo e a SFD
• Insira o preenchimento se o quadro for curto.
• Inserir CRC
• Inserir o fim do delimiter de quadros
• Insira a lacuna certa entre pacotes

Isso não afeta a taxa de transferência de MAC Ethernet 10G.

Resolução Não há solução alternativa ou correção disponível.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.