Os MegaCores Seriallite III versão 13.1 e mais antigas precisam usar um clock interno para sincronizar o sinal de crc_error_inject entrada. A figura a seguir mostra a solução alternativa para este problema.

O usuário precisa rotear o clock interno, "tx_coreclkin" para o módulo de nível superior, criando portas de saída na hierarquia. No design de nível superior do usuário, o clock "tx_coreclkin" pode ser usado para conduzir o sinal de entrada "crc_error_inject".
Assumindo um nome de instância Seriallite III de "sl3" e o design de alto nível de um usuário como top, as seguintes são as etapas para implementar a solução acima.