ID do artigo: 000076956 Tipo de conteúdo: Solução de problemas Última revisão: 16/02/2016

Seriallite III tem violações de sincronização em dois clocks não relacionados para crc_error_inject sinal de entrada

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição As versões 13.1 e anterior do Serialite III MegaCore podem mostrar violações de sincronização no TimeQuest entre dois clocks diferentes. As violações de sincronização envolvem o sinal de entrada, crc_error_inject. O Guia do usuário Seriallite III instrui o usuário a usar o "tx_user_clock" para conduzir o sinal "crc_error_inject". Como o sinal crc_error_inject não está sincronizado com o clock correto dentro do núcleo Seriallite III, as violações de sincronização são sinalizadas.
Resolução

Os MegaCores Seriallite III versão 13.1 e mais antigas precisam usar um clock interno para sincronizar o sinal de crc_error_inject entrada.  A figura a seguir mostra a solução alternativa para este problema.

Figure 1.

O usuário precisa rotear o clock interno, "tx_coreclkin" para o módulo de nível superior, criando portas de saída na hierarquia.  No design de nível superior do usuário, o clock "tx_coreclkin" pode ser usado para conduzir o sinal de entrada "crc_error_inject".

Assumindo um nome de instância Seriallite III de "sl3" e o design de alto nível de um usuário como top, as seguintes são as etapas para implementar a solução acima.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Arria® V GZ
FPGA Stratix® V GS
FPGA Stratix® V GX
FPGA Stratix® V GT

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.