ID do artigo: 000076964 Tipo de conteúdo: Solução de problemas Última revisão: 15/03/2019

não válido

Ambiente

    Intel® Quartus® Prime Pro Edition
    Interfaces de memória externa Intel® Arria® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido à propriedade intelectual (IP) Intel® Arria® 10 de memória externa (EMIF) acessando os registros de MMR durante a fase de calibração, a afirmação do sinal mmr_readdata_valid pode ser vista a partir da porta de escravos MMR. Esse comportamento pode fazer com que o barramento de Avalon® de escravos MMR seja travado.

Aqui está uma resposta KDB relacionada:

https://www.intel.com/content/www/br/pt/support/programmable/articles/000085925

Resolução

Este problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.