ID do artigo: 000077023 Tipo de conteúdo: Solução de problemas Última revisão: 17/06/2020

A faixa suportada para bits de controle (CS) no arquivo JESD204C Intel® FPGA IP correta?

Ambiente

    Intel® Quartus® Prime Pro Edition
    JESD
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema conhecido no software Intel® Quartus® Prime Pro versão 19.4 e anterior, o JESD204C Intel® FPGA IP tem uma faixa de bits de controle (CS) de 0 a 31. No entanto, o intervalo suportado é de 0 a 3.

Resolução

Selecione Bits de controle (CS) dentro do intervalo de 0 a 3 ao usar o jesd204C Intel® FPGA IP. Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 20.1.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7 série F
FPGAs e FPGAs SoC Intel® Agilex™ 7
FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.