Como eu posso recalibrar as PLLs de dispositivoS ATX Stratix V e Arria V GZ?

A recalibração das PLLs de Stratix® V e Arria® V GZ depende da versão do software Quartus® II e do estado bloqueado do ATX PLL.

Software Quartus II versões 13.1.1 e anteriores
Deslocamento do endereço do registro de ajuste ATX 0x0 está disponível nas versões do software Quartus II 13.1.1 e anteriores. A gravação no endereço do registro de ajuste ATX 0x0 ativará a recalibração manual, mas a rotina de calibração não perturbará o PLL ATX se ele já mostrar um estado bloqueado.

Para recalibrar o PLL ATX no software Quartus II versão 13.1.1 e anterior, você pode usar os métodos abaixo.

O software Quartus II versão 13.1.1 e anterior e o PLL ATX já está bloqueado.

1. Escreva para resolver a 0x0 dos "Registros de ajuste ATX".

O software Quartus II versão 13.1.1 e anterior e o ATX PLL está desbloqueado.

1. Escreva o arquivo ATX PLL MIF completo no ATX PLL.
2. Escreva para resolver a 0x0 do "Registro de ajuste ATX".

Software Quartus II versões 13.1.2 e posteriores
Um registro de ajuste ATX extra foi adicionado no software Quartus II versão 13.1.2. Para recalibrar o PLL ATX, você pode usar o método acima ou usar o método detalhado abaixo.

O deslocamento do endereço do registro de ajuste ATX 0x1 está disponível nas versões 13.1.2 e posteriores do software Quartus II. A gravação no endereço do registro de ajuste ATX 0x1 ativará os aspectos de recalibração manual do estado atual bloqueado do PLL ATX.

Requisitos para calibração DE PLL ATX bem-sucedida
Em todas as versões do software Quartus II, os seguintes requisitos devem ser atendidos para uma calibração PLL ATX bem-sucedida:

• O clock de referência PLL ATX deve estar presente, estável e a frequência correta.
• O sinal ip reconfig_mgmt_clk reconfiguração do transceptor deve estar presente, estável e a frequência correta.
• O PLL ATX não deve ser reajustado ou desligado.
• Todas as PHYs do transceptor com clock do ATX PLL devem ser redefinidas após a recalibração.

O deslocamento do endereço do registro de ajuste ATX 0x1 será adicionado a uma versão futura do guia do usuário do transceptor Altera® PHY IP (PDF).