ID do artigo: 000077071 Tipo de conteúdo: Mensagens de erro Última revisão: 15/10/2012

Aviso: <systemverilog file="">: (vlog-2186) recurso systemVerilog testbench (randomização, cobertura ou afirmação) detectado no design. Esses recursos são suportados apenas no Questasim.</systemverilog>

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Este aviso pode aparecer no software ModelSim-Altera Edition quando houver randomização, cobertura ou uma afirmação em um arquivo SystemVerilog usado para simulação.

O software ModelSim-Altera Edition não suporta randomização, cobertura ou afirmações. As linhas com este recurso em seus arquivos de simulação são ignoradas.

Resolução Para resolver este problema, use uma ferramenta de simulação que suporta esses recursos, como QuestaSim ou VCS. Os resultados da simulação não são afetados quando esses recursos são usados.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.