ID do artigo: 000077094 Tipo de conteúdo: Solução de problemas Última revisão: 02/04/2014

Linha: taxa de dados inválida! O valor da célula deve estar entre 0,0 e 1434.0 Pulando!

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode ver este erro ao importar um arquivo EPE (PowerPlay Early Power Estimator) gerado pelo Intel® Quartus® II para a ferramenta EPE versão 13.1 e anterior para um design Stratix® V que contém uma função ALTLVDS_TX ou ALTLVDS_RX mega que opera a uma taxa de dados superior a 1434 Mbps.

 

 

 

Resolução

Intel® Stratix® V suportam taxas de dados de até 1600 Mbps usando ALTLVDS, dependendo do grau de velocidade do dispositivo. Consulte a ficha técnica Intel® Stratix® dispositivo V (PDF) para obter especificações detalhadas.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.