ID do artigo: 000077098 Tipo de conteúdo: Solução de problemas Última revisão: 25/06/2014

Preciso configurar as tabelas de tradução de endereços Avalon-MM para PCI Express ao usar endereçamento de 64 bits para o Hard IP mapeado de memória Avalon para PCI Express?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    A Avalon hard IP mapeada para PCI Express® é compatível com endereçamento de 64 bits. Se você selecionar endereçamento de 64 bits, nenhuma tradução de endereço é necessária.
    Como consequência, a seção 'configurações de tradução de Avalon para endereços PCIe' da GUI em Qsys desaparece automaticamente após a definição de 'largura de endereço Avalon-MM' em 64 bits.

    tabelas de tradução de endereços Avalon-MM-para-PCI Express no espaço de acesso de registro de controle (CRA) no endereço 0x1000-0x1FFF não são necessárias para endereçamento de 64 bits.

    Resolução

     

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Arria® V GX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.