O software Quartus® II relata este erro de ajuste quando você faz um pino nPERSTL* incorreto para a atribuição de localização DE IP hard PCI Express em Cyclone® dispositivos V.
O pino nPERSTL0 está associado ao bloco DE IP rígido PCI Express (PCIe) superior esquerdo, e nPERSTL1 está associado ao bloco PCIe HIP inferior esquerdo.
Nota: este mapeamento é oposto ao usado por Stratix® V e Arria® V.
Para resolver este problema, modifique o RTL conforme descrito abaixo, ou atualize para o software Quartus II versão v13.1
Abaixo estão as etapas para mudar para Controlador de reinicialização suave:
1) Abra o arquivo .v no qual altpcie_cv_hip_ast_hwtcl é instaurou (por exemplo, ...\pcie_lib\top.v)
2) Pesquise o parâmetro hip_hard_reset_hwtcl e altere seu valor para 0 (zero).
3) Desabilitar pin_perst porta de entrada na instância ip para fio rígido pin_perst a 1'b1 (por exemplo , \top_hw.v).
- Exemplo: .pcie_rstn_pin_perst (1\'b1)
4) Continue dirigindo npor entrada com sinal de reinicialização original para redefinir a lógica do núcleo e da aplicação.