Problema crítico
Descrição
Ao tentar simular um modelo de simulação de VHDL com VCS MX usando NativeLink, compilação falha e relata um erro mensagem relacionada à sintaxe incorreta de conversão de tipo.
Este problema afeta todos os projetos VHDL com destino a DDR, DDR2 ou DDR3 com o controlador de alto desempenho II (HPC II) e ALTMEMPHY.
A compilação falha.
Resolução
Use Verilog em vez de VHDL.
Este problema será corrigido em uma versão futura.