ID do artigo: 000077138 Tipo de conteúdo: Solução de problemas Última revisão: 09/07/2014

Por que a frequência do clock de referência é definida incorretamente quando eu atualize o HARD IP para PCI Express?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição Devido a um erro quando você muda a frequência do clock de referência de um compilador IP existente para PCI Express® (PCIe), a nova frequência do clock de referência não é atualizada no transceptor usado pelo núcleo PCIe IP.
    Resolução

    Para resolver este problema, siga estas etapas para alterar o clock de referência de uma variante PCIe IP existente.

    1. Exclua a variante dos serdos (_serdes.v).
    2. Atualize o clock de referência no Gerenciador de plug-in MegaWizard.
    3. Regenerar a variante PCIe.

    Artigos relacionados

    Produtos relacionados

    Este artigo aplica-se a 9 produtos

    FPGAs Cyclone® IV
    FPGA Cyclone® IV GX
    FPGA Arria® GX
    FPGA Arria® II GX
    FPGA Arria® II GZ
    FPGA Stratix® GX
    FPGAs Stratix® II GX
    FPGA Stratix® IV GT
    FPGA Stratix® IV GX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.