ID do artigo: 000077183 Tipo de conteúdo: Solução de problemas Última revisão: 12/03/2014

Por que o Stratix® V Hard IP para PCI Express não conclui as transações de DMA ao usar a interface controlador de descritor?

Ambiente

    Intel® Quartus® II Subscription Edition
    DMA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema com o CONTROLADOR de descritor IP, operações simultâneas de leitura e gravação de DMA com o hard IP Stratix® V para PCI Express para interface mapeada de memória Avalon® com núcleo DMA pode interromper a transação de DMA antes da conclusão.

Resolução

Para resolver o problema, após uma leitura completa do DMA, inicie uma gravação de DMA (ou, após a conclusão de uma gravação de DMA inteira, inicie uma leitura de DMA).

Este problema é corrigido no software Quartus® versão 14.0.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Stratix® V GX
FPGAs Stratix® V
FPGA Stratix® V GT

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.