ID do artigo: 000077195 Tipo de conteúdo: Solução de problemas Última revisão: 09/05/2016

Determinadas frequências de clock de referência causam falha na compilação Arria® 10 e Cyclone® 10 GX fPLL IP

Ambiente

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
    fPLL Intel® Arria® 10 Cyclone® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

A compilação dos Arria® 10 e Cyclone® 10 fPLL IP pode falhar durante o estágio de ajuste sob as seguintes circunstâncias:

  • O IP está no modo fonte core ou cascata e a frequência do clock de referência está na faixa de 49 MHz < Fref < 51,5 MHz.
  • O IP está no modo transceptor e a frequência do clock de referência está na faixa de 50,0 MHz ≤ Fref < 51,5 MHz.

Este problema afeta tanto o software Quartus® Prime Standard Edition quanto o software Quartus Prime Pro Edition.

Resolução

Selecione a frequência do clock de referência ip fPLL que não se enquadra nos intervalos especificados.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA Intel® Cyclone® 10 GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.