ID do artigo: 000077216 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que não encontro um sinal de clock de saída PLL pós-ajuste usando o filtro SignalTap® II: pós-montagem no finder do nó?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Para projetos da família Stratix® (Stratix e Stratix GX) no software Quartus®II versão 6.1 e 7.0, o Node Finder não lista redes rápidas de clock de saída PLL quando você usa o SignalTap® II: filtro pós-montagem.  Para usar uma saída de clock PLL rápida como o clock de aquisição do analisador lógico SignalTap II, digite o nome do nome da rede do clock pós-ajuste que você deseja usar. Você pode encontrar este nome de rede com o visualizador de mapas de tecnologia.

Este problema é corrigido a partir do software Quartus II versão 7.1.

 

 

 

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix®

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.