ID do artigo: 000077221 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Posso inserir mudanças de fase negativas no pll Intel® FPGA IP?

Ambiente

    Software Intel® Quartus® II
    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no Software Quartus® II v12.0 e anterior, o pll Intel® FPGA IP não suporta a entrada de mudança de fase negativa.

Resolução

Para obter uma mudança de fase equivalente, adicione um ciclo de clock (360°) a qualquer mudança de fase negativa necessária, de modo que o resultado seja um valor de fase positivo.

Este problema é corrigido a partir do Software Quartus® II v12.1, no qual o pll Intel FPGA IP suporta a entrada de mudança de fase negativa.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Stratix® V E

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.