Problema crítico
Se um controlador SSRAM for impulsionado por um clock com mudança de fase a partir do relógio que impulsiona o modelo de memória no testbench, durante simulação do modelo de memória SSRAM pode não funcionar corretamente.
Conduza o controlador SSRAM com um clock que tem mudança de fase zero do relógio do modelo de memória.