ID do artigo: 000077240 Tipo de conteúdo: Solução de problemas Última revisão: 26/02/2013

Por que não posso usar o modo sistólico quando o addnsub é usado?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Nos núcleos MAC e mult_adder, quando o sinal addnsub é usado, o registro sistólico não pode ser usado corretamente

Resolução Isso se deve à limitação de hardware da estrutura do bloco DSP de 28 nm. A sistólica não é a estrutura sistólica típica. Assim, quando o addnsub estiver alternando dinamicamente, o resultado do cálculo será incorreto para o resultado da primeira batida. Assim, não coloque esse suporte no megacore.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Arria® V GZ
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA Arria® V GT
FPGA Arria® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.