ID do artigo: 000077245 Tipo de conteúdo: Solução de problemas Última revisão: 14/01/2013

Por que a "mudança de fase real" não mostra o valor esperado que eu defini na megafunção Altera_PLL?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® II, a mudança de fase definida na megafunção Altera_PLL pode não ser o valor desejado.

Isso só ocorre com determinados fatores de multiplicação e divisão.  Quando isso ocorrer, a mudança de fase real será mostrada como 0ps na megafunção.

Resolução

Para resolver este problema, você pode alterar manualmente o valor "phase_shift" no arquivo _0002.v gerado.

Encontre o .phase_shift< de saída do >>("0 ps") e altere o valor para o valor de mudança de fase desejada.

Por exemplo, se você quiser definir um valor de mudança de fase de 1200ps na saída do clock 0 (C0), você alterará o parâmetro conforme mostrado abaixo:

.phase_shift0("0 ps"), // valor original

.phase_shift0("1200 ps"), // valor modificado

Isso está programado para ser corrigido em uma versão futura do software Quartus II.

Produtos relacionados

Este artigo aplica-se a 11 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA Arria® V GX
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA Arria® V GT
FPGA Arria® V ST SoC
FPGA Cyclone® V E
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.