ID do artigo: 000077275 Tipo de conteúdo: Solução de problemas Última revisão: 27/08/2013

Há algum problema conhecido com a estimativa de energia para entrada paralela na terminação do chip no Stratix III Early Power Estimator versão 7.1?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Sim, o Stratix® III Early Power Estimator (EPE) versão 7.1 incorretamente modela a energia ao usar paralelo dinâmico na terminação do chip (OCT).  O modelo de energia assume que o OCT paralelo está sempre ativado, independentemente do valor inserido na coluna de porcentagem de habilitação de saída.  A estimativa de energia será maior do que o esperado, uma vez que o cálculo de energia incluirá OCT paralelo, mesmo quando a saída estiver dirigindo.  Em Stratix III, o OCT paralelo é desativado quando um pino bidirecional está executando funções de saída.

    Resolução

    A versão 7.2 do Stratix III EPE usa o valor percentual de saída ao calcular a potência consumida por OCT paralela para pinos bidirecionais.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix® III

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.