ID do artigo: 000077278 Tipo de conteúdo: Solução de problemas Última revisão: 18/06/2012

Interfaces DDR3 com vários sinais mem_ck podem produzir erros de ajuste

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Este problema afeta os produtos DDR3.

Interfaces de memória DDR3 com largura mem_ck maior do que um, os dispositivos Arria V ou Cyclone V podem encontrar um erro sem ajuste semelhante ao seguinte:

Error (175020): Illegal constraint of DQS Group to the region (2, 0) to (22, 0): no valid locations in region Info (175028): The DQS Group name: DQS_LOGIC_BLOCK_5~DQ_X8/9 Info (175015): The I/O pad is constrained to the location PIN_AP28 due to: User Location Constraints (PIN_AP28) Error (171000): Can't fit design in device

Resolução

A solução alternativa para este problema é a seguinte:

  1. Abra o arquivo xxx_addr_cmd_pads.v em um editor de texto.
  2. Pesquise o localparam USE_ADDR_CMD_CPS_FOR_MEM_CK e defina seu valor para true.

Este problema será corrigido em uma versão futura.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Arria® V e FPGAs SoC
FPGAs Cyclone® V e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.