ID do artigo: 000077281 Tipo de conteúdo: Mensagens de erro Última revisão: 27/08/2013

Erro: o transmissor SERDES deve conduzir um pino de saída

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você receberá esta mensagem de erro se estiver usando SERDES dedicados com saídas LVDS pseudo-diferenciais, como LVDS_E_3R, LVDS_E_1R e BLVDS. Ao usar padrões de saída pseudo diferenciais, você não pode conduzir o pino de saída com a macro SERDES dedicada. Você deve implementar a função altlvds no modo Elemento Lógico (LE) (SERDES suave).

Quando o software Quartus® II verifica a legalidade da colocação, ele apresenta um erro porque o SERDES dedicado deve ter uma conexão direta com um pino de saída. Ao usar padrões pseudo diferenciais, a lógica do núcleo é inserida entre o SERDES macio e o pino de saída.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGAs Stratix® III
FPGA Stratix® IV GX
FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Arria® II GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.