ID do artigo: 000077311 Tipo de conteúdo: Documentação e informações do produto Última revisão: 19/02/2019

Como podemos acessar os registros Intel® Stratix® 10 SoC SP Timer no espaço do usuário UBOOT ou Linux (EL0: execução não privilegiada)?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Por padrão, os temporizadores SP não foram reinicializados no UBOOT. Não acessaremos os registros do S10 SoC SP Timer no espaço do usuário UBOOT ou Linux (EL0:non-privileged
    execução).

    Resolução

    Alterações do UBOOT feitas:

    /u-boot/arch/arm/mach-socfpga/spl_s10.c (adicionados códigos após a linha 70)
    socfpga_per_reset(SOCFPGA_RESET(SPTIMER0), 0);
    socfpga_per_reset(SOCFPGA_RESET(SPTIMER1), 0);
     
    /u-boot/arch/arm/mach-socfpga/include/mach/reset_manager_s10.h (adicionados códigos após a linha 105)
    #define RSTMGR_SPTIMER0 RSTMGR_DEFINE(2, 6)
    #define RSTMGR_SPTIMER1 RSTMGR_DEFINE(2, 7)

    Depois, podemos ler/escrever os temporizadores de SP.

    SOCFPGA_STRATIX10 nº mw ffd24800 ffffff; mw ffd21160 01010101; mw ffd21164 01010101; mw ffd21064 01010101; mw ffd21068 01010101
    SOCFPGA_STRATIX10 #

    Login stratix10swvp: raiz
    Último login: Sat Jun 24 05:27:20 UTC 2017 no ttyS0


    root@stratix10swvp:~# devmem2 0xffc03000 w 0xa5a5a5a5

    root@stratix10swvp:~# devmem2 0xffc03000
    Valor no endereço 0xFFC03000 (0xffff8021c000): 0xA5A5A5A5

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGA Intel® Stratix® 10 SX SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.