ID do artigo: 000077318 Tipo de conteúdo: Solução de problemas Última revisão: 29/04/2021

Existe algum erro em relação ao Intel® Stratix® de 10 L e H-Tile padrão para PCS no guia do usuário

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    No documento do guia de usuário do transceptor PHY Intel® Stratix® 10 L e H-Tile (UG-20055 | 2019.10.25) capítulo 1 Tabela 5 , ele indica que a taxa de dados padrão do PCS suporta para L-tile -2 Speed Grade e H-tile -1/-2 Speed Grade é de 10,81344 Gbps. Isso está incorreto para suporte máximo de taxa de dados.

    Resolução

    A taxa de dados suportada acima pode ser de até 12 Gbps com Intel® Stratix® transceptor nativo de 10 L e H-Tile PHY FPGA ip. O documento é atualizado na versão 20.4

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGA Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX
    FPGA Intel® Stratix® 10 SX SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.