ID do artigo: 000077319 Tipo de conteúdo: Solução de problemas Última revisão: 13/12/2018

Por que o Platform Designer trava ao modificar um projeto com o Hard Processor System Intel® Stratix® 10 FPGA IP?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na Intel® Quartus® Prime Pro Edition Software versão 18.1, o Platform Designer pode travar ao editar um sistema com o Hard Processor System Intel® Stratix® 10 FPGA IP porque não há espaço de heap de Java suficiente alocado por padrão.

Resolução

Para contornar esse problema, aumente o espaço alocado de heap java conforme necessário ao iniciar o Platform Designer na linha de comando com a opção "--jvm-max-heap-size=<size>m". É recomendado usar 16384 para <size> mas isso pode precisar ser aumentado para 3.2768 para sistemas grandes.

Por exemplo, "qsys-edit —jvm-max-heap-size=16384m my_project.qsys".

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGA Intel® Stratix® 10 SX SoC
FPGA Intel® Stratix® 10 TX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.