ID do artigo: 000077338 Tipo de conteúdo: Solução de problemas Última revisão: 17/10/2018

spl.c:239:8: erro: 'CONFIG_SPL_SDRAM_ECC_PADDING' não declarado (primeiro uso nesta função)

Ambiente

    Intel® Quartus® Prime Standard Edition
    FPGA SoC Embedded Development Suite Standard Edition Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no Intel® SoC FPGA Embedded Development Suite (SoC EDS), o pré-carregador para Cyclone® V e Arria® V não pode ser compilado quando a macro CONFIG_SPL_FPGA_LOAD é definida em software/spl_bsp/uboot-socfpga/include/configs/socfpga_common.h, e o SDRAM ECC está habilitado.

Resolução

Para evitar esse erro, a função "memset" deve ser desabilitada com a macro #if/#endif abaixo.

software/spl_bsp/uboot-socfpga/arch/arm/cpu/armv7/socfpga/spl.c(245)

/* fazer preenchimento de memória como dados em SDRAM */

#if (CONFIG_HPS_SDR_CTRLCFG_CTRLCFG_ECCEN == 1)

filesize = file_fat_read(CONFIG_SPL_FPGA_FAT_NAME, NULL, 0);

se (filesize != -1) {

memset ((char *) ((temp_sdram filesize)

& ~(CONFIG_SPL_SDRAM_ECC_PADDING - 1)),

0, CONFIG_SPL_SDRAM_ECC_PADDING);

}

#endif

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA SoC Cyclone® V SX
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.