ID do artigo: 000077357 Tipo de conteúdo: Solução de problemas Última revisão: 22/03/2017

Por que o Arria 10 ATX PLL pll_cal_busy sinal afirma mesmo sem calibração ATX PLL?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Reconfiguração de PLL Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você pode ver o sinal pll_cal_busy do pll Intel® Arria® 10 ATX quando o barramento de configuração interna é devolvido ao Pré-SICE, embora nenhuma calibração ATX PLL seja solicitada. Este é um problema conhecido com o Intel® Arria® 10 PreSICE.

     

     

    Resolução

    Se a calibração ATX PLL não for necessária, escreva o valor de 2.b00 para deslocamento do endereço 0x100[1:0] antes que o barramento de configuração interna seja devolvido ao PreSICE.

    Isso já foi corrigido no Intel® Quartus® Prime Pro Edition 17.0.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Arria® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.