ID do artigo: 000077359 Tipo de conteúdo: Solução de problemas Última revisão: 10/11/2017

Por que a atualização do IP falha ao Intel® Arria® 10 FPGA PHY nativo Intel® FPGA IP com o modo CTLE manual e DFE habilitado?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Transceptor PHY nativo Intel® Arria® 10 Cyclone® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema com o Intel® Arria® 10 FPGA PHY nativo Intel FPGA IP, a atualização para o IP para a versão 16.0 do software Intel® Quartus® Prime das versões anteriores do software pode falhar se você configurar o modo CTLE como "manual" e habilitar o DFE para taxas de dados < 4,5 Gbps. O modo DFE válido é "desabilitado" quando o modo CTLE = "manual". Você também pode observar a falha da atualização do IP se o PHY nativo Intel FPGA IP tiver vários perfis de reconfiguração habilitados e se qualquer perfil tiver uma configuração com o modo CTLE = "manual" e DFE habilitado para taxas de dados < 4,5 Gbps

Resolução

Para corrigir esse problema, siga estas etapas:

  1. Abra o PHY nativo Intel FPGA IP no editor de parâmetro IP.
  2. Carregue o perfil de configuração com o modo CTLE = "manual" e DFE habilitado para taxas de dados < 4,5 Gbps.
  3. Definir Modo DFE para "desabilitado".
  4. Salve e gere seu IP.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.