O seu E-Tile Hard IP para IP Ethernet pode ocasionalmente transmitir palavras duplicadas ou reordenadas após o power-up quando usado em dispositivos Intel® Stratix® 10 ou Intel Agilex 7, se o HARD IP de E-Tile para IP Ethernet estiver em um loop bloqueado por fase do canal AIB (PLL) com clock, múltiplo canal, configuração de agente host fraturado e a® sequência de reinicialização de reinicialização não foi seguida.
Para trazer de forma confiável o seu canal AIB PLL com clock, múltiplo canal, fraturado e master-slave configurado E-Tile Hard IP para IP Ethernet, você deve implementar a seguinte sequência.
1. Afirme i_sl_csr_rst_n[3:0] e i_reconfig_reset.
2. Aguarde até que o seu canal AIB PLL aib_pll_lock sinal afirma.
3. Desafirme os i_sl_csr_rst_n[master_channel] e i_reconfig_reset sinais.
4. Aguarde 10 ms.
5. Desafirme o sinal i_sl_csr_rst_n[slave_channels].
O requisito para sequenciar a desafirmação dos sinais de canal de i_sl_csr_rst_n [3:0] será adicionado a uma revisão futura do Hard IP de E-Tile para Ethernet e E-Tile CPRI Intel® FPGA IP Guia do usuário.