Devido a um bug na versão 19.1 e anterior do Software Intel® Quartus® Prime, você poderá ver o seguinte Intel® Quartus® Prime Fitter caso esteja instanciando duas cópias do Tile E Intel Hard IP para Intel FPGA IP Ethernet em Intel® Stratix® 10 e Intel Agilex® 7 FPGAs dispositivos de transceptor E-Tile.
Erro(15653): o Fitter não pode encontrar uma configuração legal para os seguintes átomos. Atualize quaisquer núcleos de IP do transceptor PHY desatualizados, corrija quaisquer atribuições de pinos ilegais e recompile seu projeto.
Erro(15744): no <path atom>|alt_ehipc3_0|alt_ehipc3_hard_inst|EHIP_CORE.c3_ehip_core_inst'
Erro (15744): as configurações devem corresponder a uma ou mais destas condições:
Erro (15744): (topologia != EHIP_4CH_PTP_FEC)
Você poderá receber esse erro quando os dois Hard IPs Tile E Intel® para Ethernet estão configurados para 25 GbE com PTP e RSFEC habilitados, e estão limitados a blocos DE PTP adjacentes.
Por exemplo:
- Dois Hard IP Tile E Intel para Ethernet configurados para 25GbE com PTP e RSFEC habilitados, limitados a usar locais EHIP EHIP_CORE_0 e EHIP_CORE_1 podem não se encaixar.
- Dois Hard IP Tile E Intel para Ethernet configurados para 25GbE com PTP e RSFEC habilitados, restritos a usar locais EHIP EHIP_CORE_2 e EHIP_CORE_3 podem não se encaixar.
- Dois Tile E Intel Hard IP para Ethernet configurados para 25GbE com PTP e RSFEC habilitados, restritos a usar locais EHIP EHIP_CORE_0 e EHIP_CORE_2 podem caber.
- Dois Tile E Intel Hard IP para Ethernet configurados para 25 GbE com PTP e RSFEC habilitados, restritos a usar locais EHIP EHIP_CORE_1 e EHIP_CORE_3 podem caber.
Este problema é corrigido no Software Intel® Quartus® Prime versão 19.2 e posterior.