A queda de localização do HPS SSBL na seção de origem de Inicialização HPS, na aba FPGA Interfaces do Hard Processor System Intel® Stratix® 10 FPGA IP é nova para 18.1. Seu objetivo é permitir que o usuário escolha de onde o carregador de inicialização do primeiro estágio do HPS deve carregar o carregador de inicialização do segundo estágio. No entanto, alterar esta redução não afeta o comportamento do HPS, pois as informações são transmitidas apenas de Intel® Quartus® para o firmware do Secure Device Manager. A configuração não é observada pelo U-Boot e, portanto, parece não ter efeito.
Para alterar a localização do HPS SSBL, o código fonte U-Boot precisa ser alterado. A configuração é configurada na função spl_boot_device() a partir do arco de arquivos/braço/mach-socfpga/spl_s10.c. Para um exemplo de como mudar a localização do HPS SSBL para o flash QSPI do SDM, use as instruções disponíveis aqui: Stratix10SoCSingleQspiFlashBoot
Este recurso é totalmente suportado a partir da Intel® Quartus® Prime Pro/Standard Edition Software versão 20.1 com a versão U-Boot-socfpga.