Quando pipe_rx_polarity é afirmado para inverter a polaridade da pista, pode levar até 24 PCLKs em vez de até 20 PCLKs na geração 1/2 para que os dados invertidos apareçam no barramento rx_parallel_data.
Por que o Stratix 10 Native PHY IP Core para inversão de polaridade pipe lane não faz efeito imediatamente?
1
Isenção de responsabilidade
Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.
O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.