Você pode ver esta mensagem de erro ao compilar o design de exemplo dourado do pacote Intel® Stratix® kit de desenvolvimento de integridade de sinal TX no software Intel® Quartus® Prime Pro Edition versão 19.1 e mais recente.
Isso porque o design de exemplo dourado é do software Intel® Quartus® Prime Pro Edition versão 18.1 com o clock de referência de E/S do transceptor Intel® Stratix® 10 E-tile, limitado como "LVDS". E a regra de verificação padrão de E/S do software é alterada no software Intel® Quartus® Prime Pro Edition versão 19.1 e posterior.
Para evitar este erro, o padrão de E/S do clock de referência do transceptor de Intel® Stratix® 10 E-tile deve ser limitado como "LVPECL diferencial" no Editor de atribuição ou arquivo de configurações quartus® (.qsf) como o seguinte.
set_instance_assignment nome IO_STANDARD "LVPECL DIFERENCIAL" -a xxx