ID do artigo: 000077436 Tipo de conteúdo: Mensagens de erro Última revisão: 29/04/2021

Erro: (vlog-7) Falha ao abrir o arquivo da unidade de design "./.. /.. /.. /rtl/address_decoder/address_decode/altera_avalon_st_handshake_clock_crosser_161/sim/altera_avalon_st_handshake_clock_crosser.v" no modo de leitura.

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 20.4.

No ambiente Windows, você pode encontrar a seguinte mensagem de erro durante a simulação do design de exemplo mac ip de baixa latência de 10G com Modelsim® quando o comprimento máximo do caminho do arquivo estiver além de 260 caracteres

Erro: (vlog-7) Falha ao abrir o arquivo da unidade de design "./.. /.. /.. /rtl/address_decoder/address_decode/altera_avalon_st_handshake_clock_crosser_161/sim/altera_avalon_st_handshake_clock_crosser.v" no modo de leitura.

 

Resolução

Para evitar o erro, reduza a profundidade do diretório de arquivos de simulação.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA Intel® Cyclone® 10 GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.