ID do artigo: 000077440 Tipo de conteúdo: Solução de problemas Última revisão: 19/07/2017

Violação de sincronização no ls_clk[0] do domínio de clock do núcleo HDMI RX IP

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • HDMI*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    O IP de núcleo HDMI RX pode encontrar violação de sincronização se ls_clk[2:0] for cronometrado a partir de 3 fontes de clock separadas em vez de uma única fonte de clock. Isso se deve ao manuseio inadequado do cruzamento de domínio do clock do caminho de dados TMDS individual para ls_clk[0] clock no IP do núcleo HDMI RX.

    Resolução

    Conduza todos os 3 ls_clk[2:0] da mesma fonte de clock e execute a sincronização de dados até a fonte de clock único antes de se conectar ao HDMI RX core IP.

    O usuário também pode se referir Arria® 10 arquivos de design HDMI mr_hdmi_rx_core_top.v para a demonstração da conexão. Exemplo de design pode ser gerado a partir de IP de núcleo HDMI.

    Este problema é corrigido na quartus® Prime versão 17.0 da atualização 1.

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    FPGAs Cyclone® V e FPGAs SoC
    FPGAs Intel® Arria® 10 e FPGAs SoC
    FPGAs Arria® V e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.